基于I2C总线的多MCU系统设计发展论文

下面是小编帮大家整理的基于I2C总线的多MCU系统设计发展论文，本文共6篇，希望对大家有所帮助。

篇1：基于I2C总线的多MCU系统设计发展论文

基于I2C总线的多MCU系统设计发展论文

摘 要：在一些应用系统中常常使用多片MCU协同实现系统功能，为实现多片MCU之间的数据交换，可以应用多端口RAM，但其结构复杂，成本高；而利用I2C总线使多片MCU之间通过RAM实现数据交换，具有结构简单、成本低的优点。介绍一种基于I2C总线的多MCU系统的设计，简要讨论I2C总线的结构、工作原理及多MCU竞争仲裁，给出I2C总线的多MCU系统的设计，实现了多MCU系统在实际中的应用。

关键词： I2C总线； 多MCU系统； P89LPC932； 数据交换

中图分类号： TN915?04 文献标识码： A 文章编号： 1004?373X09?0016?03

Abstract： System functions are implemented by multi?MCU collaborative working in some application systems. Although the multi?port RAM can be applied to achieve data exchange among multiple MCUs， its structure is complex and cost is high. Multi?MCU data exchange can be realized by the method to link I2C bus with RAM， which has the advantages of simple structure and low cost. Design of the multi?MCU system based on I2C bus is introduced. The structure， execution principle， multi?MCU competition and arbitration of I2C bus are discussed briefly. The design of multi?MCU system based on I2C bus is given. The application of multi?MCU system in practice was implemented.

Keywords： I2C； multi?MCU system； P89LPC932； data exchange

0 引 言

随着微电子技术的发展和MCU价格的降低，常常在实际应用中使用多片MCU来协同完成系统功能，以实现更高的性能。在这些系统中多片MCU通过某种方式实现数据交换，其中使用双口或多口E2PROM是一种常见的方法。这种电路结构复杂、成本高，需要软、硬件解决多MCU访问的竞争问题，更重要的是目前许多MCU不支持外部总线，不能扩展外部E2PROM，因此无法使用这种方法。I2C总线是由Philips公司推出的芯片间串行传输总线。它以规范严谨、使用简单灵活、支持的外围器件繁多等特点而被广泛应用。I2C总线具有十分完善的总线协议，在协议的支持下，可以自动处理总线上出现的多MCU访问的竞争。目前的文献通常是介绍I2C总线在单MCU系统中的应用，本文介绍一种利用I2C总线实现多片MCU访问E2PROM，从而实现数据交换的方法。

1 I2C总线工作原理

I2C总线是一种“二线”结构，分别使用“SDA”和“SCL”信号线实现数据传输。I2C总线对与其相连的设备采用软件寻址。每一种器件都有一个特定的7位I2C地址，以便主机了解当前正与其进行通信的器件。这个7位地址的前4位固定，用来指明器件所属类别，如1010表明是串行E2PROM器件。后3位（如A2，A1和A0）通过硬件管脚进行设置来修改器件的I2C地址。表示地址字节的最低1位（R/W）用来指明主控制器向从机发送（写，R/W=0）还是接收（读，R/W=1）来自从机的数据。每个传输过程都是以起始条件开始，停止或重新开始条件结束。每一次数据传送都是由主控制器发起的，如果某一时刻总线上有多个主控器，并且都请求控制总线，这时就要进行总线仲裁处理。一旦一个主控器获得总线控制权，其他主控器必须等待此主控器发送完一个停止条件并将总线释放为“空闲”状态方可重新控制总线。在系统中主控制器通常都由MCU担任。

2 多MCU系统下的I2C总线

I2C总线软、硬件协议十分巧妙，它可以用于构成多MCU系统。当系统中有多个I2C总线接口单片机时，会出现多MCU竞争的复杂状态。I2C总线软、硬件协议以及I2C总线单片机中的SFR保证了多MCU竞争时的协调管理。I2C总线提供的状态处理软件能自动处理总线上出现的26种状态。在使用I2C总线时将这些软件工具在程序存储器中定位，利用这些软件编制出归一化操作命令，用于I2C总线应用程序设计十分简单、方便。

2.1 多MCU竟争仲裁

主机只能在总线空闲的时侯启动传输。两个或多个主机可能在起始条件的最小持续时间内产生一个起始条件，结果在总线上产生一个规定的起始条件。当SCL线是高电平时，仲裁在SDA线发生；这样，在其他主机发送低电平时，发送高电平的主机将断开它的数据输出级，因为总线上的电平与它自己的电平不相同，仲裁可以持续多位。它的第一个阶段是比较地址位。如果每个主机都尝试寻址相同的器件，仲裁会继续比较数据位（如果是主机—发送器），或者比较响应位（如果是主机—接收器）。因为I2C总线的地址和数据信息由赢得仲裁的主机决定，在仲裁过程中不会丢失信息。

2.2 主系统的数据传送过程

考虑以下实际应用，系统中有两片单片机，MCU A进行数据采集，并将数据存入E2PROM，MCU B不定时地从E2PROM取出数据（如图1所示）。传输数据的过程如下：

（1） 假设MCU A要发送信息到E2PROM

① MCU A（主机）寻址接收器E2PROM；

② MCU A（主机）发送器发送数据到接收器E2PROM；

③ MCU A终止传输。

（2） 如果MCU B想从器件E2PROM中接收信息

① MCU B（主机）寻址E2PROM（从器件）；

② MCU B（主机）从E2PROM（从器件）读数据；

③ MCU B终止传输。

（3） 以上两种情况同时发生时，I2C总线起动总线的竞争仲裁功能

① MCU A或MCU B赢得总线的控制权，掌管总线，竞争失败的微控制器退出总线；

② 赢得总线的控制权的微控制器寻址E2PROM（从器件），并进行数据传输；

③ 赢得总线的控制权的微控制器终止数据传输，竞争失败的微控制器试图掌控总线，从器件寻址，并进行数据传输；

④ 数据传送完毕，总线进入空闲状态。

由上可知，在多MCU系统下的数据传送过程要比单主机系统下复杂得多。但I2C总线软、硬件协议能进行协调管理，保证数据的可靠传输。

3 多MCU系统的具体实现

本应用中选用了两片P89LPC932单片机及一片24系列的E2PROM。P89LPC932中I/O口P1.3和P1.2为复用端口，在用作I2C通信时，P1.3为SDA，P1.2为SCL，在程序中应该设置为开漏方式。电路中为I2C总线的上拉电阻，在具体电路中应适当调整。选择上拉电阻要考虑的因素主要为供电电源、总线上的电容                值和连接器件数。在《I2C总线协议》中规定，在供电电压大于2 V，灌电流为3 mA时，输出低电平不高于0.4 V。在本电路中供电电压为（3±0.3） V。，因而上拉电阻的最小值为Ω。上拉电阻的取值不能过大，因为上拉电阻R与总线上的电容值C构成的RC电路的时间常数，影响了总线从高电平到低电平的过渡时间，因而影响了通信速率。在快速模式中，SDA，SCL信号从低到高的过渡时间应该不大于300 ns，P89LPC932端口输出电容为15 pF，因而上拉电阻的最大值为kΩ。在电路中取值为5 kΩ。

由于P89LPC932单片机中带有内部RC振荡源，在电路中省略了一般51单片机所需要的晶振，因而电路比较简单。其硬件电路如图2所示。

4 多MCU系统下的软件设计

I2C总线的通信都是由主机发起的`。具体为主机发送起始条件，然后发送要操作的从机地址和读写命令。在收到从机应答后，进行相应操作。软件设计主要包括主机的寄存器的设置及读写子程序的设计。

4.1 P89LPC932单片机I2C寄存器的设置

LPC932单片机微功耗51内核，内部集成了I2C总线，支持400K高速模式，既可作I2C总线上的主控器件，也可作I2C总线上的从器件。LPC900单片机的I2C总线通过以下6个特殊功能寄存器实现接口：I2CON（I2C控制寄存器?0D8H）、I2DAT（数据寄存器?0DAH）、I2STAT（状态寄存器?0D9H）、I2ADR（地址寄存器?0DBH）、I2SCLH（占空比寄存器高字节?0DDH）、I2SCLLSCL（占空比寄存器低字节?0DCH）。

I2C地址寄存器在处于主模式时，该寄存器的内容无效。I2C状态寄存器是一个8位只读寄存器，它包含了I2C接口的状态代码，最低3位总是为0，I2C一共有26种可能的状态。

4.2 多MCU系统下的程序设计

按照I2C总线的规范，I2C总线数据传送可分为主发送、主接收、从发送、从接收4种方式。在多MCU模式下有主发送、主接收2种方式。每种方式都有典型的传送过程，这些数据传送都是由一些状态码标记的总线状态处理过程组成，因此I2C总线上的一个完整的数据传送是由多个I2C中断状态处理程序来完成的。每出现一个新的状态，就会产生一次I2C中断，然后进入该总线的中断处理程序，处理完毕中断返回再等待一次新的中断及状态处理直至结束。注意以下所说的主机可以是两片MCU中的任一片，而从机指的是I2C器件。

I2C总线的数据操作过程及总线状态处理是在标准软件包的支持下完成，无须用户介入，用户可以通过查询I2C总线的状态寄存器就可了解总线的处理状态，从而做相应的处理。程序设计流程图如图3所示。

I2C通信程序设计要点如下：

（1） 每次通信的起始条件和停止条件均由主机发起，从机只是负责监听主机信号。起始条件和停止条件是通过置位I2CON中的STA和STO位达到的。

（2） 当主机获得总线，成功发送启动条件后，地址和数据的发送是通过写数据寄存器I2DAT达到的。

（3） 每次发送地址和数据后应该查询状态寄存器I2STAT检查数据发送状态以进行下一步动作。

（4） 每次通信完毕后主机和从机均应该释放总线。

程序设计过程中值得注意的是：读写过程中从器件的地址是变化的，写过程中E2PROM的地址是0A0H，读过程中E2PROM的地址是0A1H。

5 结 语

本应用以两片MCU通过I2C总线共享一个存储器，实现了I2C总线多MCU机应用系统的设计，电路设计简单，易于扩展，具有较强的实用性。虽然本文是以MCS51内核单片机LPC932为例实现的，并且系统中仅两片MCU，但实际上任何带有I2C总线接口的多片MCU都可使用该方法。

参考文献

张洪刚，苑秉成，徐瑜，等.基于FPGA和SD卡的水声信号高速采集与存储系统设计.电子器件，，32（1）：208?212.

肖堃，闫杰，靳文平.基于TMS320F28335的无人机机载智能接口卡设计.机械制造，，51（590）：17?20.

篇2：基于CPLD的系统中I2C总线的设计

基于CPLD的系统中I2C总线的设计

摘要：在介绍I2C总线协议的基础上，讨论了基于CPLD的系统中I2C总线的设计技术，并结合工程实例设计了I2C总线IP核，给出了部分源代码和仿真结果。

关键词：I2C总线 IP核 CPLD

I2C总线是PHILIPS公司推出的新一代串行总线，其应用日渐广泛?1～2?。目前许多单片机都带有I2C总线接口，能方便地实现I2C总线设计；对没有I2C总线的微控制器（MCU），可以采用两条I／O口线进行模拟。在以单片机为MCU的系统中很容易实现I2C总线的模拟扩展，有现成的通用软件包可以使用?2～3?。

对有些基于CPLD的系统，要与带有I2C总线接口的外围器件连接，实现起来相对复杂一些。为实现系统中的I2C总线接口，可以另外引入单片机，也可以采用PCF8584或者PCA9564器件（PHILIPS公司推出的专用I2C总线扩展器）进行扩展，但这样会增加系统成本，使系统冗余复杂。像ALTERA、XILINX等一些大公司有专用的基于CPLD器件的I2C总线IP核，但这些IP核的通用性不强，需要的外围控制信号较多，占用系统很大的资源，因此直接采用这种IP核不可取。

鉴于此，依照I2C总线协议的时序要求，在基于CPLD的系统中开发了自己的I2C总线IP核。对于一些带有I2C总线接口的外围器件较少、对I2C总线功能要求较简单的CPLD系统，自主开发IP核显得既经济又方便。

(本网网收集整理)

1 I2C总线的协议

I2C总线仅仅依靠两根连线就实现了完善的全双工同步数据传送：一根为串行数据线（SDA），一根为串行时钟线（SCL）。该总线协议有严格的时序要求。总线工作时，由时钟控制线SCL传送时钟脉冲，由串行数据线SDA传送数据。总线传送的每帧数据均为一个字节（8 bit），但启动I2C总线后，传送的字节个数没有限制，只要求每传送一个字节后，对方回应一个应答位（Acknowledge Bit）。发送数据时首先发送数据的最高位（MSB）。

I2C总线协议规定，启动总线后第一个字节的高7位是从器件的寻址地址，第8位为方向位（“0”表示主器件对从器件的写操作；“1”表示主器件对从器件的读操作），其余的字节为操作的数据。总线每次传送开始时有起始信号，结束时有停止信号。在总线传送完一个或几个字节后，可以使SCL线的电平变低，从而使传送暂停。

图1列出了I2C总线上典型信号的时序，图2表示I2C总线上一次完整的数据传送过程。

依据I2C总线的传输协议，总线工作时的具体时序如下：

起始信号（S）：在时钟SCL为高电平期间，数据线SDA出现由高电平向低电平的变化，用于启动I2C总线，准备开始传送数据；

停止信号（P）：在时钟SCL为高电平期间，数据线SDA出现由低电平向高电平的变化，用于停止I2C总线上的数据传送；

应答信号（A）：I2C总线的第9个脉冲对应应答位，若SDA线上显示低电平则为总线“应答”（A），若SDA线上显示高电平则为“非应答”（／A）；

数据位传送：I2C总线起始信号或应答信号之后的第1～8个时钟脉冲对应一个字节的8位数据传送。在脉冲高电平期间，数据串行传送；在脉冲低电平期间，数据准备，允许总线上数据电平变化。

2 应用实例

2．1 实例模型介绍

现举某应用实例，要求对显示器的视频信号进行采集、处理和再显示，整个系统采用CPLD器件进行控制。信号采集采用A／D公司的专用视频采集芯片AD9883，该芯片在使用前需要依据实际的功能指标进行初始化。初始化过程依靠AD9883的SDA和SCL两引脚进行。在系统中用CPLD器件,ALTERA公司的EPM3256A,实现初始化：按照I2C总线协议向AD9883的19个内部寄存器（01H～13H）写入19组固定的`8位数据；第14H寄存器为只读型同步检测寄存器，仅用于检测几个关键的数据设置。

可见该I2C总线模型如下：单主操作，只实现简单的写和读操作（亦可只有写操作，只是硬件调试的时候会麻烦些），写地址连续，没有竞争和仲裁，是很简单的I2C总线系统。由此设计了如图3所示的IP核。其中，RESET为复位信号，CLK为系统时钟。

为了软件仿真方便，把双向数据线SDA用分离的两条线模拟：SDA为数据输出，SDAACK为SDA的应答信号。软件仿真成功后，只要把SDA设置为双向，稍微修改一下程序就可以向CPLD器件下载，进行实际应用。

对AD

9883内部地址连续的寄存器进行初始化，I2C总线上传输的时序信号依次为：开始信号（S）；从器件地址和写操作位（SLAW）；内部寄存器基地址（Base Address）；写入基地址的数据（Data0）；写入下一地址（Base Address＋1）的数据（Data1）；写入地址（Base Address＋2）的数据（Data2）；……；写入地址（Base Address＋18）的数据（Data18）；停止信号（P）。

针对AD9883，如果电路中的A0引脚?55＃?接电源，则SLAW＝“10011001”；Base Address＝“00000001”，Data0～Data18是依据实际需要写入的初始化数据。

2．2 IP核程序的编写

整个程序用VHDL语言编制，SCL输出时钟的设计是基于CLK输入时钟的64分频的。程序由三个状态组成：开始（START）、转换（SHIFT）和应答（ACK）。状态定义如下：

type states is ?start?shift?ack??

signal my＿states ?states?

下面给出部分进程的源代码以供参考。

2．2．1开始信号的产生

PROCESS?clk?

if clk’event and clk＝‘1’ then

TWCR＜＝DATAIN?

SCL＜＝‘1’?

else

TWCR＜＝?others＝＞‘0’??

end if?

if TWCR＝“10000000” then ――比较寄存器TWCR的开始

值设置（由用户决定）

STRB＜＝‘1’?

end if?

if STRB＝‘1’ then ――开始条件

INT＜＝INT＋“000001”? ――INT为时钟脉冲计数

if INT＜＝“011000” then ――产生SDA的下降沿

SDA＜＝‘1’?

else

SDA＜＝‘0’?

end if?

if INT＞＝“011110” then ――STRB归0，保证只产生

一次开始信号

STRB ＜＝‘0’?

INT＜＝“000000”?

end if?

end if?

等所有的初始化数据传输完毕后即产生停止信号，过程与上面相类似，在此省略。

2．2．2 数据转换过程

数据转换过程采用移位传输，传输8位之后即进入应答状态。

when shift＝＞

if cnt＝“010000” then ――cnt为clk脉冲计数，由

实际的时钟频率决定cnt的值

COUNT＜＝COUNT＋“0001”? ――COUNT为数据移位个

数计数?MSR为移位寄存器

MSR＜＝MSR?6 downto 0?＆txtag?

txtag＜＝‘0’?

if COUNT＝“1000” then

my＿states＜＝ack?

TACK＜＝‘1’? ――TACK为应答标志位

else

SDA＜＝MSR?7??

my＿states＜＝shift?

TACK＜＝‘0’?

end if?

end if?

图4 数据传输仿真波形 图5 SDA非应答时的仿真波形

2．2．3 数据输入

一般情况下，I2C总线传输的数据要由外部ROM或其它专门的数据存储区来存储，但在数据相对固定且数据量不是很大的情况下，可以将初始化的数据写在程序中，这样可减少频繁的数据交换，简化操作。AD9883的初始化数据就属于这种情况，可以通过检测应答信号来改变输入的值。程序如下：

PROCESS?clk? ――数据输入

if clk’event and clk＝‘1’ then

CASE ackint IS ――ackint为应答计数，每应答

一次，输入改变一次

when “00000”＝＞ DATAIN＜＝“10000000”?

when “00001”＝＞ DATAIN＜＝“01010010”?

when “00010”＝＞ DATAIN＜＝“11010000”?

……

when “10010”＝＞ DATAIN＜＝“00000000”?

when “10011”＝＞ DATAIN＜＝“00000000”?

when others＝＞ DATAIN＜＝“ZZZZZZZZ”?

END CASE?

end if?

2．3 仿真结果

把自主开发的IP核置于MAX＋PLUS II 10．0开发环境下，选用EPM3128ATC100－10器件，经过编译、调试与仿真，证明该程序符合设计要求。图4是模拟产生开始信号并传输两组二进制数据“10011001”和“10101010”（十进制表示为153和170）的仿真波形。图5是传输数据“10011001”后没有应答时的仿真结果，此时总线处于暂停状态。

仿真完成后，通过编程电缆将pof文件下载到实际电路的EPM3128ATC100－10中，然后对AD9883进行初始化，结果工作正常，这进一步验证了采用该自主开发的IP核完全可满足I2C总线的时序要求，能实现I2C总线的功能。

篇3：多车型翻车机系统优化设计论文

多车型翻车机系统优化设计论文

1、多车型翻车机系统在港口的应用及问题

1.1多车型翻车机系统在港口的应用

经过发展后的现代化多车型翻车机在实际操作工作中的应用越来越广泛，其起到的作用来越来越重要。特别是对我国港口在大型大宗货物运输装卸方面，其重要程度不言而喻。像目前港口的大宗松散货物的运输装卸，多采取倾倒的方式来对其进行卸车，在这种情况下的卸车的效率是比较高的。随着翻车机系统的不断发展，其设备机器和规模也越来越庞大。随之而来的改变就是翻车机的结构构造和卸车方式上的不同。目前翻车机有多种不一样的机型和种类。主要有KFJ—1型侧倾式翻车机；M2型转子式翻车机；C型转子式翻车机等。现代化的转子式多车型翻车机主要为齿轮来进行的转动。目前多用于生产规模较大的物流运输公司，特别是港口在卸载大宗货物方面，起到了不可替代的作用。但是，受限于发展技术水平的影响，其相关的一些设计技术还不完善，所以，我国港口在卸载货物物料的时候，速度不能得到保障，有时候还得一定程度上借助于人力劳力的帮助。翻车机它是翻车机系统的主体，在整个翻车机卸载系统中，如何发挥其最大效果关键是取决于翻车机的内部构成及结构设计。

1.2多车型翻车机系统在港口应用中的问题

首先，因为多车型翻车机这种超大型的机械设备机体比较大，同时结构也相当复杂，再加上不少港口的机械设备更新不及时，使用的多是过于陈旧的机械设备，就比如说转子式驱动翻车机，它就是采用的钢丝绳来进行传动，虽然整体来看结构比较简单、轻便，但是其中的钢丝绳容易磨损、使用寿命也比较短，不利于工作运行效率的'提高。其次，我们也都知道港口的地理位置，由于其特殊的天气状况等自然气象环境，像一些性能并不是很好的机械设备，则会非常容易造成伤害、磨损、腐蚀等现象。例如南京的浦口码头，以前经常会发生一些机械故障。因为有的翻车机入口坡度比较大，一般的机车已经无法顶送。但是，后来经过研究技术人员的优化改造，开发出了———铁牛推送装置。

2、关于多车型翻车机系统的优化设计方面的探究

2.1多车型翻车机电动力系统的优化设计

翻车机系统主要有三套性能在各方面都不一样的机器系统设备。它们是翻车机驱动；推车机驱动；定位车驱动。在设计方面应该加强注重系统的性能设计和控制。上一部分在问题中也提到了“铁牛推送装置”，铁牛推送装置在港口作业中比较普遍，作业方式多样化，相比较于传统的单一的机车顶送作业方式，使作业效率得到极大的提高和改善。

2.2对多车型翻车机作业工艺过程中检测装置的设计进行优化

为了更好地满足定位车在翻卸过程中不摘钩的翻车机车型工艺，以便更好的来保证定位车和其它车厢之间的联接，所以应当在检测装置等方面不理想的部分进行合理的优化及其工艺改造。

2.3多车型翻车机控制系统的优化设计

根据我国的在多车型翻车机作业的模式的认识上，可以知道翻车机系统应用的具体子系统：Con-troILogix控制器；上位机系统；用户操作站点；Flex远程控制网络等。这些都是最基本的条件，也是翻车机系统进行工作的前提。为了能更好地提高其系统的运行效率，通过研究翻车机相关控制系统的设计，更有助于系统整体对多车型翻车机的控制操作。

3、结束语

多车型翻车机是在适应人类社会生产力发展的需求下而出现的。它取代了以往在卸载货物的运用人力劳力的作业情况，它的出现极大的改善了在高速发展的经济社会中生产力的生产环境。但是，随着对更高效的自动化作业的要求，对待多车型翻车机系统设计方面还需要不断的技术改造。仅仅对翻车机的机身进行改造的话是远远不行的，要想更好地适应翻车机系统的自动化高效工作的要求，就必须在翻车机系统整体性能上就行优化设计，以便保证其高效运行。

篇4：公共空间导视系统设计发展现状及趋势论文

公共空间导视系统设计发展现状及趋势论文

公共空间不仅仅只是地理概念，更重要的是进入空间的大众，以及展现在空间之上的广泛参与、交流与互动活动。由于活动中人们的需求和功能不同，在偌大的公共空间中如何让人们迅速了解活动所表达的氛围，做出何种情感回应显得尤为重要。这就是在公共空间中，导视系统设计得以存在和发展的原因。

一、公共空间中导视系统设计发展原因。

（一）视觉文化成为大众文化。

视觉识别系统是凭借视觉性符号和语言进行信息传递的设计，视觉识别系统的存在让我们节约了时间，提高了效率，增强了对环境的认知感。从理论上解释人的视觉就如英国美学家恩斯特*布里希所阐述的“人的视觉是一种有目的、有选择性的主动投射”,即任何人都能以朴素的方式通过组织，从而有效地解释图式的能力。以实际现状来看，“注意力经济”和“眼球经济”的到来，现代文化日益从以语言为中心的理性主义形态，转化为以视觉为中心的感性主义形态，这是人类思维方式的一种转变。如电视、照相机、手机和以多媒体为中心的影像及图像载体的广泛使用，无一不宣示着以视觉为中心的文化正在成为大众文化。

（二）公共空间的多样性和复杂性。

公共空间纷繁复杂，包括建筑、景观、室内、城市规划等，这些公共空间的设计主要是围绕建筑的环境功能和形式意义为主。为了更好地了解公共空间，需要以平面语言和形式为依托，通过视觉传达来达到最终的视觉识别。

二、公共空间中导视系统设计发展现状。

（一）国外发展现状。

现阶段公共空间中的视觉识别系统设计理论研究上，国外的理论体系比较完善，世界性的导视设计可以说都是遵循的这个理论体系。尼古拉·米尔佐夫在《什么是视觉文化》中提道：“视觉文化关注到的是视觉事件，消费者借助视觉技术从中寻求信息、意义和快乐”.从中可以看出，视觉识别系统不单单是体现和满足受众人群“找路”的基本需求，而更多的是满足视觉心理。在国际性大都市里都有符合国际标准又有自己风格的公共环境标识导视系统，如市内的道路、桥梁、路标、路灯、门牌、垃圾箱、邮筒，以及各级政府、公司、商店、医院等公共设施标志、符号及相关的信息指示识别系统等。

（二）国内发展现状。

国内的'导视系统设计还处在初级阶段，公共场所都是千篇 一律、功能与形式完全脱离的导视系统设计。大量的只为简单标明地理位置和方向的导视牌，充斥着城市的每角落，设计缺乏形式美感。这种导视系统虽能基本满足人们在公共空间功能上的需要，但表达出来的视觉心理与周围空间环境毫不相符，缺乏从公共空间景观环境视野的整体上考虑。

三、公共空间中导视系统设计原则及发展趋势。

（一）公共空间是导视系统设计的基础。

公共空间呈现多样化发展，在公共空间的视觉处理上，需要迎合公共空间开放式的简洁明了和人性化的设计特征。我国古代思想家老子“空间为主、形式为辅”的思想，奠定了空间在建筑中的核心和主体地位。公共空间中各空间的特定结构关系是建筑情感的精华，是建筑的“魂”.在更简洁、人性化的设计原则下，导视系统设计能通过导视符号使导视系统融入建筑空间本身，传达出公共空间所要表达的情感，进而使人们与空间进行某种情感对话，充当媒介功能。

（二）注重导视设计的设计原则和设计方法。

从导视系统的功能与本质出发，设计出功能和形式在可视性与艺术性之间达到相对平衡的导视设计，从而更加有视觉识别力度。把公共空间分为室内和室外、复杂和简单，并对这两个视角进行对比分析。受众者的视觉心理和其环境行为有很大的不同，与此相对应的便有不同的设计方法和设计原则。由于室内和室外公共空间主导功能的差异，在视觉传达设计的两大功能，即指向性和指示性的侧重点不同。室外公共空间更侧重一定区域内的服务信息的功能性作用，如固定区域内的服务或设施位置分布图。在复杂和简单空间中，视觉识别系统设计原则的共同点在于更简洁化和人性化，但两者之间又可以说相距甚远。如商业空间，这是一个相对复杂的公共空间。商业空间的视觉信息视觉传达系统设计就包括购物、超市、市场内部环境中的楼层与楼层、部门与部门之间，都需要通过指向性和指示性信息交替出现，快速有效地引导消费者进行有目的的消费。在相对比较复杂的公共空间中，使用图形标识及文字、颜色的可识性和易见性，显得相当重要，即注重人性化的功能。相对而言，简单空间则在满足基本功能的条件下，侧重于视觉传达设计的艺术性与整个空间氛围的协调。

（三）发展趋势。

在当前科技条件下，未来公共空间与视觉识别系统设计的一种新的表现方式，即数字化和虚拟化。就视觉识别系统的可持续发展而言，在满足简洁化和人性化的前提下，数字化与虚拟化的视觉识别系统设计可以不受时间和空间的环境限制，更换更加快捷，也能更好地节省人力和物力资源，及时有效地给受众人群便捷的服务信息。在图像和影像消费的时代，图像的二维和三维状态是消费者最容易接受的方式，所以在未来视觉识别系统中，导视设计的“立体化”和“多维图像”是最常见的方式。现代家居“3D全息图影”就是很好的例子，你可以选择自己设计好的家居生活的3D虚拟模式，一揽全局的装修风格，从而及时有效地给出建议。这种表现方法引入视觉识别系统设计，从理论和现实意义上，都是导视设计在公共空间应用的多样化的一种方式，引领了新的视觉潮流。

结语。

公共空间中，视觉识别系统的发展是视觉文化的需要，也是城市公共空间快速生活的表现形式。视觉识别系统的有效发展，能切实改善国内目前千篇 一律的导视系统设计现状，为导视系统设计注入新的生命力，为设计师提供更多的理论参考和支撑点，对未来公共空间的视觉识别系统设计新方向和发展趋势，做出可行性理论和实际分析。

参考文献：

[1]尼古拉·米尔佐夫。什么是视觉文化？[M].王有亮，译。天津：天津社会科学院出版社，.

[2]E·H·贡布里希。艺术与错觉--图画在现的心理学研究[M].林夕、李本正、范景中，译。杭州：浙江摄影出版社，1987.

篇5：论文之嵌入式系统设计方法的演化从单片机到单片系统及发展策略

论文之嵌入式系统设计方法的演化从单片机到单片系统及发展策略

摘要：在介绍嵌入式系统设计方法变化背景的基础上，综述嵌入式系统设计方法的不同层次，从单片 机应用到单片系统设计的演化，并提出了发展战略。

关键词：嵌入式系统 设计 单片系统(SOC) 硬件描述语言(HDL) IP内核

一、嵌入式系统设计方法变化的背景

嵌入式系统设计方法的演化总的来说是因为应用需求的牵引和IT技术的推动。

1.随着微电子技术的不断创新和发展，大规模集成电路的集成度和工艺水平不断提高。硅材料与人类智慧的结合，生产出大批量的低成本、高可靠性和高精度的微电子结构模块，推动了一个全新的技术领域和产业的发展。在此基础上发展起来的器件可编程思想和微处理（器）技术可以用软件来改变和实现硬件的功能。微处理器和各种可编程大规模集成专用电路、半定制器件的大量应用，开创了一个崭新的应用世界，以至广泛影响着并在逐步改变着人类的生产、生活和学习等社会活动。

2.计算机硬件平台性能的大幅度提高，使很多复杂算法和方便使用的界面得以实现，大大提高了工作效率，给复杂嵌入式系统辅助设计提供了物理基础。

3.高性能的EDA综合开发工具（平台）得到长足发展，而且其自动化和智能化程度不断提高，为复杂的嵌入式系统设计提供了不同用途和不同级别集编辑、布局、布线、编译、综合、模拟、测试、验证和器件编程等一体化的易于学习和方便使用的开发集成环境。

4.硬件描述语言HDL(Hardware Description Language)的发展为复杂电子系统设计提供了建立各种硬件模型的工作媒介。它的描述能力和抽象能力强，给硬件电路，特别是半定制大规模集成电路设计带来了重大的变革。目前，用得较多的有已成为IEEE为 STD1076标准的VHDL、IEEE STD 1364标准的Verilog HDL和Altera公司企业标准的AHDL等。

由于HDL的发展和标准化，世界上出现了一批利用HDL进行各种集成电路功能模块专业设计的公司。其任务是按常用或专用功能，用HDL来描述集成电路的功能和结构，并经过不同级别的验证形成不同级别的IP内核模块，供芯片设计人员装配或集成选用。

IP（Intellectual Property）内核模块是一种预先设计好的甚至已经过验证的具有某种确定功能的集成电路、器件或部件。它有几种不同形式。IP内核模块有行为（behavior）、结构（structure）和物理（physical）3级不同程度的设计，对应有主要描述功能行为的“软IP内核(soft IP core)”、完成结构描述的“固IP内核(firm IP core)”和基于物理描述并经过工艺验证的“硬IP内核(hard IP core)”3个层次。这相当于集成电路（器件或部件）的毛坯、半成品和成品的设计技术。

软IP内核通常是用某种HDL文本提交用户，它已经过行为级设计优化和功能验证，但其中不含有任何具体的物理信息。据此，用户可以综合出正确的门电路级网表，并可以进行后续结构设计，具有最大的灵活性，可以很容易地借助于EDA综合工具与其他外部逻辑电路结合成一体，根据各种不同的半导体工艺，设计成具有不同性能的器件。可以商品化的软IP内核一般电路结构总门数都在5000门以上。但是，如果后续设计不当，有可能导致整个结果失败。软IP内核又称作虚拟器件。

硬IP内核是基于某种半导体工艺的物理设计，已有固定的拓扑布局和具体工艺，并已经过工艺验证，具有可保证的性能。其提供给用户的形式是电路物理结构掩模版图和全套工艺文件，是可以拿来就用的全套技术。

固IP内核的设计深度则是介于软IP内核和硬IP内核之间，除了完成硬IP内核所有的设计外，还完成了门电路级综合和时序仿真等设计环节。一般以门电路级网表形式提交用户使用。

TI，Philips和Atmel等厂商就是通过Intel授权，用其MCS51的IP内核模块结合自己的特长开发出有个性的与Intel MCS51兼容的单片机。

常用的IP内核模块有各种不同的CPU(32/64位CISC/RISC结构的CPU或8/16位微控制器/单片机，如8051等)、32/64位DSP（如320C30）、DRAM、SRAM、EEPROM、Flashmemory、A/D、D/A、MPEG/JPEG、USB、PCI、标准接口、网络单元、编译器、编码/解码器和模拟器件模块等。丰富的IP内核模块库为快速地设计专用集成电路和单片系统以及尽快占领市场提供

了基本保证。

5.软件技术的进步，特别是嵌入式实时操作系统EOS(Embedded Operation System）的推出，为开发复杂嵌入式系统应用软件提供了底层支持和高效率开发平台。EOS是一种功能强大、应用广泛的实时多任务系统软件。它一般都具有操作系统所具有的各种系统资源管理功能，用户可以通过应用程序接口API调用函数形式来实现各种资源管理。用户程序可以在EOS的基础上开发并运行。它与通用系统机中的OS相比，主要有系统内核短小精悍、开销小、实时性强和可靠性高等特点。完善的EOS还提供各种设备的驱动程序。为了适应网络应用和Internet应用。还可以提供TCP/IP协议支持。目前流行的EOS有3Com公司的Palm OS、Microsoft公司的Windows CE和Windows NT Embedded4.0、日本东京大学的Tron和各种开放源代码的嵌入式Linux以及国内开发成功的凯思集团的Hopen OS和浙江大学的HBOS。

二、嵌入式系统设计方法的变化

过去擅长于软件设计的编程人员一般对硬件电路设计“敬而远之”，硬件设计和软件设计被认为是性质完全不同的技术。

随着电子信息技术的发展，电子工程出身的设计人员，往往还逐步涉足软件编程。其主要形式是通过微控制器（国内习惯称作单片机）的应用，学会相应的汇编语言编程。在设计规模更大的集散控制系统时，必然要用到已普及的PC机，以其为上端机，从而进一步学习使用Quick BASIC，C，C++，VC和VB等高级语言编程作系统程序，设计系统界面，通过与单片机控制的前端机进行多机通信构成集中分布控制系统。

软件编程出身的设计人员则很少有兴趣去学习应用电路设计。但是，随着计算机技术的飞速发展，特别是硬件描述语言HDL的发明，系统硬件设计方法发生了变化，数字系统的硬件组成及其行为完全可以用HDL来描述和仿真。在这种情况下，设计硬件电路不再是硬件设计工程师的专利，擅长软件编程的设计人员可以借助于HDL工具来描述硬件电路的行为、功能、结构、数据流、信号连接关系和定时关系，设计出满足各种要求的硬件系统。

EDA工具允许有两种设计输入工具，分别适应硬件电路设计人员和软件编程人员两种不同背景的需要。让具有硬件背景的设计人员用已习惯的原理图输入方式，而让具有软件背景的设计人员用硬件描述语言输入方式。由于用HDL描述进行输入，因而与系统行为描述更接近，且更便于综合、时域传递和修改，还能建立独立于工艺的设计文件，所以，擅长软件编程的人一旦掌握了HDL和一些必要的硬件知识，往往可以比习惯于传统设计的工程师设计出更好的硬件电路和系统。所以，习惯于传统设计的工程师应该学会用HDL来描述和编程。

三、嵌入式系统设计的3个层次

嵌入式系统设计有3个不同层次。

1.第1层次：以PCB CAD软件和ICE为主要工具的设计方法。

这是过去直至现在我国单片机应用系统设计人员一直沿用的方法，其步骤是先抽象后具体。

抽象设计主要是根据嵌入式应用系统要实现的功能要求，对系统功能细化，分成若干功能模块，画出系统功能框图，再对功能模块进行硬件和软件功能实现的分配。

具体设计包括硬件设计和软件设计。硬件设计主要是根据性能参数要求对各功能模块所需要使用的元器件进行选择和组合，其选择的基本原则就是市场上可以购买到的性价比最高的通用元器件。必要时，须分别对各个没有把握的部分进行搭试、功能检验和性能测试，从模块到系统找到相对优化的方案，画出电路原理图。硬件设计的关键一步就是利用印制板(PCB)计算机辅助设计(CAD)软件对系统的元器件进行布局和布线，接着是印制板加工、装配和硬件调试。

工作量最大的部分是软件设计。软件设计贯穿整个系统的设计过程，主要包括任务分析、资源分配、模块划分、流程设计和细化、编码调试等。软件设计的工作量主要集中在程序调试，所以软件调试工具就是关键。最常用和最有效的工具是在线仿真器(ICE)。

2.第2层次：以EDA工具软件和EOS为开发平台的设计方法。

随着微电子工艺技术的.发展，各种通用的可编程半定制逻辑器件应运而生。在硬件设计时，设计师可以利

用这些半定制器件，逐步把原先要通过印制板线路互连的若干标准逻辑器件自制成专用集成电路(ASIC)使用，这样，就把印制板布局和布线的复杂性转换成半定制器件内配置的复杂性。然而，半定制器件的设计并不需要设计人员有半导体工艺和片内集成电路布局和布线的知识和经验。随着半定制器件的规模越来越大，可集成的器件越来越多，使印制板上互连器件的线路、装配和调试费用越来越少，不仅大大减少了印制板的面积和接插件的数量，降低了系统综合成本，增加了可编程应用的灵活性，更重要的是降低了系统功耗，提高了系统工作速度，大大提高了系统的可靠性和安全性。

这样，硬件设计人员从过去选择和使用标准通用集成电路器件，逐步转向自己设计和制作部分专用的集成电路器件，而这些技术是由各种EDA工具软件提供支持的。

半定制逻辑器件经历了可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL、复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA的发展过程。其趋势是集成度和速度不断提高，功能不断增强，结构趋于更合理，使用变得更灵活和方便。

设计人员可以利用各种EDA工具和标准的CPLD和FPGA等，设计和自制用户专用的大规模集成电路。然后再通过自下而上的设计方法，把用半定制器件设计自制的集成电路、可编程外围器件、所选择的ASIC与嵌入式微处理器或微控制器在印制板上布局、布线构成系统。

3.第3层次：以IP内核库为设计基础，用软硬件协同设计技术的设计方法。

20世纪90年代后，进一步开始了从“集成电路”级设计不断转向“集成系统”级设计。目前已进入单片系统SOC（System on a chip）设计阶段，并开始进入实用阶段。这种设计方法不是把系统所需要用到的所有集成电路简单地二次集成到1个芯片上，如果这样实现单片系统，是不可能达到单片系统所要求的高密度、高速度、高性能、小体积、低电压、低功耗等指标的，特别是低功耗要求。单片系统设计要从整个系统性能要求出发，把微处理器、模型算法、芯片结构、外围器件各层次电路直至器件的设计紧密结合起来，并通过建立在全新理念上的系统软件和硬件的协同设计，在单个芯片上完成整个系统的功能。有时也可能把系统做在几个芯片上。因为，实际上并不是所有的系统都能在一个芯片上实现的；还可能因为实现某种单片系统的工艺成本太高，以至于失去商业价值。目前，进入实用的单片系统还属简单的单片系统，如智能IC卡等。但几个著名的半导体厂商正在紧锣密鼓地研制和开发像单片PC这样的复杂单片系统。

单片系统的设计如果从零开始，这既不现实也无必要。因为除了设计不成熟、未经过时间考验，其系统性能和质量得不到保证外，还会因为设计周期太长而失去商业价值。

为了加快单片系统设计周期和提高系统的可靠性，目前最有效的一个途径就是通过授权，使用成熟优化的IP内核模块来进行设计集成和二次开发，利用胶粘逻辑技术GLT（Glue Logic Technology），把这些IP内核模块嵌入到SOC中。IP内核模块是单片系统设计的基础，究竟购买哪一级IP内核模块，要根据现有基础、时间、资金和其他条件权衡确定。购买硬IP内核模块风险最小，但付出最大，这是必然的。但总的来说，通过购买IP内核模块不仅可以降低开发风险，还能节省开发费用，因为一般购买IP内核模块的费用要低于自己单独设计和验证的费用。当然，并不是所需要的IP内核模块都可以从市场上买得到。为了垄断市场，有一些公司开发出来的关键IP内核模块（至少暂时）是不愿意授权转让使用的。像这样的IP内核模块就不得不自己组织力量来开发。

这3个层次各有各的应用范围。从应用开发角度看，在相当长的一段时间内，都是采用前2种方法。第3层次设计方法对一般具体应用人员来说，只能用来设计简单的单片系统。而复杂的单片系统则是某些大的半导体厂商才能设计和实现的，并且用这种方法实现的单片系统，只可能是那些广泛使用、具有一定规模的应用系统才值得投入研制。还有些应用系统，因为技术问题或商业价值问题并不适宜用单片实现。当它们以商品形式推出相应单片系统后，应用人员只要会选用即可。所以，3个层次的设计方法会并存，并不会简单地用后者取代前者。 初级应用设计人员会以第1种方法为主；富有经验的设计人员会以第2种方法为主；很专业的设计人员会用第3种方法进行简单单片系统的设计和应用。但所有的设计人员都可以应用半导体大厂商推出的用第3种方法设计的专用单片系统。

结束语

目前，在我国3个层次的设计分别呈“面”、“线”、“点”的状态。习惯于第1层次设计方法的电子信息系统设计人员需要逐步向第2层次过渡和发展；第2层次设计方法要由“线”逐步发展成“面”；第3层次设计方法需要国家有关部门根据IT发展战略和规划，组织各方面力量攻关、协调发展。第3层次设计方法要由“点”逐步发展成“线”。

篇6：基于多主体系统理论的城市居民水权交易模型设计与仿真分析论文

基于多主体系统理论的城市居民水权交易模型设计与仿真分析论文

一、引言

持续水资源短缺是全球面临的重大危机之一，除增加淡水资源供给和提高节水技术外，通过安全、公平、有效的水资源配置机制提高水资源利用效率，也是重要思路之一。目前学术界已提出行政配置、水资源市场配置、基于使用者的水资源管理等多种配置机制行政配置机制可以保证水资源供给的安全性、公平性，市场机制可以保证水资源的利用效率,学者们普遍建议采用行政配置与市场配置相结合的水资源配置模式;但如何整合行政配置与市场配置的优势，目前研究相对薄弱。付廷臣在总结现有水资源配置相关研究成果的基础上，提出了“政府中介市场—市场联动定价”的城市水价格定价机制基本内涵，旨在整合城市水资源配置过程中行政配置和市场配置的优势;该机制包含两个市场，其一是政府向供水企业购水形成的城市水供给市场，其二是政府向用水主体分配水资源后，用水主体间水权交易形成的需求方水权交易市场;首先由政府以公开竞标、特许经营等方式，向中标企业购买水权，通过在城市水供给中引入竞争，提高水供给效率，并形成供水市场价格;然后政府以城市供水市场价格和需求方水权交易价格为基础，制定城市水资源配置价格，向用水主体分配水权，并保障城市用水供给的安全和公平;用水主体间的水权交易提高城市水资源的利用效率。

“政府中介市场—市场联动定价”作为一种理论设想，能否实现预期目的，适用条件是什么，需要进一步研究。笔者针对“政府中介市场—市场联动定价”中的需求方水权交易市场进行研究，在假设用水主体仅存在居民的条件下，通过探索实施该机制所带来的用水主体行为改变和相关市场特征，判断该机制的有效性和适用条件。

二、城市居民间水权交易概念模型设计

(一)主体行为分析

1.政府行为分析

由于尚不涉及政府相关政策，在本研究中的政府行为仅包括期初向居民配置水权、制定水权配置价格和期末居民间水权交易市场中居民剩余水权的处置。

(1)期初水权分配和水权价格制定

虽然随着水资源短缺，水的商品属性逐步显现，但由于水是消费必需品，且具有公共品属性，为保证水资源配置的公平性，假定每期政府向每个居民配置同等数量的水权，记为wp，假设1单位水权可购买1单位水资源。政府作为非营利机构，制定水权价格主要考虑城市供水市场价格、需求方水权交易价格和一定的市场管理费用，由于本研究不考虑政府相关政策，不妨假设政府配置水权价格保持不变，记为p。

(2)剩余水权管理

在每个模拟期结束时，存在剩余水权的居民不一定能将剩余水权在市场中全部出售，对于本期的剩余水权，政府可采用不同管理模式，如以初始价格回收、允许居民转入下一个模拟期或者作废等，假设政府采用以初始价格回收的模式。

2.居民行为分析

在政府完成期初水权分配后，每个居民获得wp单位水权。居民首先进行水消费量决策，存在剩余水权的居民和缺水居民可以通过水权交易市场进行水权交易，另外每个居民也可以通过提高节水意识并进行节水投资减少水资源消费量。

(二)模拟结果分析

1.随着交易进行，水资源利用效率逐步提高

依据初始参数设置，当消费者节水投资为0时，基本消费量最大值为4000，最小值为3000，如果消费者节水投资较大，且节水意识为1时，居民水消费量主要集中在基本消费量中不受投资影响的第一项中，其均值为1500，另外选择位于1500和3000之间的2000，笔者分别对政府期初配置量取上述几个值时的主体行为和市场特征进行分析，以判断该机制的可行性和有效性，以及政府对市场的`影响，模拟周期选择150期。在wp= 4000 , wp=3000 , wp=2000和wp=1500四种情况下，在第一个模拟期内，水消费获得满足的居民数量分别为500,500,258和97 ,在第150个模拟期内，获得满足的居民数量分别为500,500,481和151。总体来看，随着市场交易的进行，能够通过市场交易满足水消费需求的居民数量不断增加，证明该机制是有效的。

2.在合适的初始配置量下，水权交易价格能保持稳定

在wp=4000的情况下，由于政府期初配置量可以满足居民消费需要，故不存在市场交易，交易平均价格为0;在wp=000的情况下，前两个交易期市场平均交易价格略高于政府配置价格，从第三个交易期开始，市场平均价格与政府配置价格相等，随着居民节水投资和节水意识不断提高，政府期初配置量已能满足居民消费需求，从第44个交易期开始，市场平均价格为0;为进一步探索价格的变化规律，笔者模拟了wp=2500情况下平均价格的变化，在此情况下，交易平均价格整体呈逐步下降趋势，但略高于政府配置价格的水平;在wp=2000和wp=1500两种情况下，市场交易平均价格逐步上升。这说明如果实施该机制，政府应制定合理的初始配置量，以避免市场价格的过度上涨。

3.居民节水投资累计额整体呈增长趋势

居民节水投资累计额不断增长，说明水权交易市场的确对居民节水行为具有激励作用，但随着wp的增大，节水投资累计额的增长速度降低，尤其是在wp=000和wp=3000两种情况下，节水投资累计额在140期后基本保持不变，由于笔者没有考虑节水设备的折旧问题，这说明在此两种情况下，140期后居民基本没有新增节水投资，其主要原因是政府期初配置量已满足水消费需求，为降低支出，居民不再新增节水投资。

三、主要结论

从仿真结果来看，在市场激励下，居民节水意识不断提高;节水投资整体呈上升趋势;水资源利用效率不断提升;这证明在城市供水系统中实施市场配置机制是有效的。在合适的政府期初配置量下，市场平均价格基本保持稳定，说明该机制是可行的;但如果政府期初配置量过低，可能导致市场平均价格过度上涨，政府期初配置量过高，导致市场不存在水权交易。因此，该机制的顺利实施需要政府制定既能保证居民用水需求，又能避免市场平均价格过度上涨的期初配置量。另外，从水消费获得满足的主体数量和政府期初配置能满足消费需求的主体数量变化趋势来看，整体都呈现上升趋势，但30期后基本保持稳定，主要原因在于随着节水投资累计额的不断增长，基本消费量降低的速度不断减小，导致在政府期初配置量较低的情况下，虽然主体节水投资累计额不断提高，但政府期初配置量在较长时期内不能满足消费需要;因此，在严重缺水的城市，构建水权交易市场的同时，仍需要不断提高节水技术。